Kelformation - Formation : Langage Verilog : du modèle au matériel

Vous êtes ici : Formation > Formation continue > Télécommunications > Réseaux > Langage Verilog : du modèle au matériel - (formation éligible au titre du DIF)

Langage Verilog : du modèle au matériel - (formation éligible au titre du DIF)

Voir toutes les formations TELECOM ParisTech

Durée : N.C.
Type : En centre

Diplôme : Autre
Prix : 995.00 €

Pour voir le programme complet de cette formation, connaître les dates, lieu, tarifs, disponibilités...

Voir le détail de la formation

Objectifs

Maîtriser le langage Verilog. Pratiquer avec des outils logiciels de simulation et de synthèse utilisés dans l'industrie, afin d'en appréhender les performances et les limitations. Identifier les principaux écueils et savoir les contourner. Identifier les parties du langage destinées à la modélisation et celles réservées à la synthèse.

Plus d'infos sur le site de l'organisme

Programme
Dates / Lieux

Programme :
Introduction au langage Verilog * Historique du langage * Différents niveaux de description * Principes de la simulation événementielle * Syntaxe (typologie, description structurelle et fonctionnelle, description parallèle et séquentielle) Travaux pratiques * Prise en main des outils * Compilation * Edition de liens * Simulation * Description de stimulti * Analyse des résultats * Langage Verilog 2001 Généricité et génération * Entrées/sorties * Sous-ensemble de la syntaxe pour la synthèse * Pièges classiques à éviter Travaux pratiques * Synchronisme et asynchronisme Généricité et génération * Exemple d'une unité de traitement * Exemple de dispositif de contrôle * Éléments de SystemVerilog