Formation : VHDL : langage et modélisation des circuits numériques
Se former avec
TELECOM BRETAGNE
- Renseignements :
- Durée : 3 Jours
- Type : N.C.
- Diplômant : Oui
-
Prix H.T. € :1330.00
- Objectifs :
- VHDL, langage de description des circuits et systèmes numériques, a été normalisé par l'IEEE en 1988 et s'est depuis très vite imposé comme un standard, aussi bien dans le domaine de la recherche que de l'industrie.
En fin de stage, les participants doivent être capables d'utiliser VHDL afin de modéliser et de simuler un circuit intégré numérique.
- Public visé :
-
Techniciens et ingénieurs impliqués dans la conception de cartes ou circuits intégrés numériques et le développement de bancs de test.
- Pré-requis :
- La connaissance préalable d'un langage de programmation évolué est fortement souhaitable (Pascal, C...).
- Introduction
- Qu'est-ce qu'un langage de description de matériel ?
- Histoire et standardisation de VHDL
- Généralités : les bibliothèques, les unités de conception, les domaines concurrents et séquentiels, les types et classes d'objets
Le langage VHDL
- Unités de conception : entités, architectures, configurations, déclarations de paquetages, corps de paquetages
- Types de données : scalaires, composites, accès, fichiers
- Déclarations et spécifications
- Instructions séquentielles et leur domaine d'application
- Instructions concurrentes et leur domaine d'application
- Sous-programmes : déclaration, corps, surcharge, fonction de résolution
- Généricité : syntaxe de déclaration de blocs génériques et exemples
- Attributs
- Paquetages standards : STANDARD et TEXTIO
- Les pièges de VHDL
Travaux Pratiques
L'outil utilisé pendant les travaux pratiques est le logiciel de simulation ModelSim.
- TP1 et TP2: Première modélisation : registre et additionneur
- TP3 : Modèle temporisé et vérification temporelles : mémoire morte (ROM)
28/05/2008 au 30/05/2008 (29)
