CentraleSupélec Exed

Le langage VHDL pour la conception d'ASIC et de FPGA

Certification / expertise

5 jour(s)

2990 € HT

École d'ingénieurs

Objectifs

  • APPRÉHENDER les fonctionnalités du langage VHDL et ses applications majeures en conception de systèmes numériques.
  • DÉCRIRE une fonction numérique simple en langage VHDL ainsi que le programme de test associé.

Public visé

Ingénieurs ou techniciens supérieurs souhaitant aborder l'utilisation du langage VHDL pour la simulation ou la synthèse de circuits numériques.

Programme

  • Le langage VHDL.
  • Application à la synthèse logique.
  • Études de cas et travaux pratiques.
 

La formation "Le langage VHDL pour la conception d'ASIC et de FPGA" vous intéresse ?

CentraleSupélec Exed vous rappellera pour préciser vos besoins et vous proposer un devis.

Les données personnelles recueillies ci-dessus sont destinées à Figaro Classifieds ainsi qu’aux organismes que vous avez sélectionnés afin qu’ils vous contactent et vous adressent leurs informations relatives à votre demande en lien avec l’activité de l’organisme. Voir plus

Les prochaines sessions

À Gif-sur-Yvette

Du 02/12/2019 au 06/12/2019

Centre

CentraleSupélec Exed
3 rue Joliot Curie
91192 Gif sur yvette cedex
> Voir la carte

En résumé

Objectif

Certification / expertise

Durée

5 jour(s)

Coût

2990 € HT

Modes d'enseignement

En école ou centre de formation

Type d'établissement

École d'ingénieurs

Domaine

Programmation

Posez une question à notre responsable pédagogique

Recevez des formations similaires

Kelformation vous suggère des formations qui vous correspondent.

Inscrivez-vous et recevez directement les annonces par mail.

Les données personnelles recueillies ci-dessus sont destinées à Figaro Classifieds afin de vous fournir les services auxquels vous souscrivez et notamment vous envoyer des offres de formations correspondant à votre recherche. Voir plus